以前、ラダー図で計算機の構成要素を作って動かしてみようということで、加算器を作り、命令語インタプリタ上で動作させてみました。
今回は、第２弾として、ラダー図でメモリに挑戦します。
ラダー図でメモリといえば、真先に自己保持回路が思い浮びます。
しかし、自己保持回路は、１を書込むセット入力と、０を書込むリセット入力が別々にあります。
今回は、計算機の構成要素としての汎用的なメモリを考えるため、１つの入力から与えられた０または１のデータを、そのまま記憶させる仕様とします。

８．１ 自己保持回路
まず、自己保持回路の復習から始めましょう。
図８．１に自己保持回路を示します。

図８．１ 自己保持回路

この回路は、次のような動作をおこないます。

（１）セット入力Ｍ０を１にすると、コイルＭ１００が１になります。
（２）その後、このセット入力Ｍ０を０に戻しても、コイルＭ１００は１のままです。
（セット入力Ｍ０を０に戻しても、この接点と並列に接続されているＭ１００が１のため、コイルＭ１００は励磁され続けます。）
（３）この状態は、リセット入力Ｍ１を１（このとき、Ｍ１のｂ接点は切れる）にして、コイルＭ１００が励磁されなくなるまで保持します。
（４）セット入力、リセット入力が両方０のときは、出力が０となります。すなわち、リセットが優先します。

この自己保持回路をブラックボックスとして、入出力のみに注目すると、図８．２のように表せます。

図８．２ 自己保持回路の入出力

また、この自己保持回路の真理値表は、表８．１のようになります。

表８．１ Ｍ１００の真理値表
（図８．１の自己保持回路）

Ｍ０＼Ｍ１	０	１
０	以前の状態を保持	０
１	１	０

８．２ １ビット記憶回路
自己保持回路では、セット入力、リセット入力という２つの入力によって記憶するデータを与えました。
このようなデータの与え方は、計算機のメモリとしては例外的です。
今回は、計算機の構成要素としての汎用的なメモリを考えるわけですから、１つの入力から与えられた０または１のデータを、そのまま記憶させることにします。
最終目標は、１ビット×４アドレスのアドレスデコーダ内蔵のメモリを考えていますが、とりあえずその基本的な構成要素である１ビットを記憶する回路（以下、１ビット記憶回路とよぶ）を考えてみましょう。
1ビット記憶回路の入出力は、図８．３にようにします。

図８．３ １ビット記憶回路の入出力

この記憶回路は、書込指示（ＷＲ）を１にすることで、その時点のデータ入力（ＤＩ）の値が記憶されます。
書込指示（ＷＲ）が０のときは、読出モードとなるため、データ出力（ＤＯ）には以前記憶された値が出力されます。
この動作を、真理値表に表すと表８．２のようになります。

表８．２ ＤＯの真理値表
（図８．３の１ビット記憶回路）

ＷＲ＼ＤＩ	０	１
０	以前の状態を保持	以前の状態を保持
１	０	１

８．３ 1ビット記憶回路をつくる
では、この１ビット記憶回路を、ラダー図で作ってみることにします。
まず、最初に考えられる方法が、自己保持回路の流用です。
自己保持回路のセット入力、リセット入力に与える信号を工夫することによって、外部からは１ビット記憶回路に見えれば成功です。
以下、この方法について検討します。

まず、１ビット記憶回路に１を書込む条件を考えます。
表８．２の真理値表を見てわかるように、１ビット記憶回路に１を書込む条件は、ＤＩ＝１かつＷＲ＝１です。
次に、１ビット記憶回路に０を書込む条件を考えます。
これも、表８．２の真理値表を見てわかるように、１ビット記憶回路に０を書込む条件は、ＤＩ＝０かつＷＲ＝１です。
これらの条件を、図８．４のように、それぞれ自己保持回路のセット入力、リセット入力に与えれば、外側からは１ビット記憶回路に見えるはずです。

図８．４ 自己保持回路のセット入力、リセット入力に条件を与える

実際に、ラダー図でできた自己保持回路のセット入力、リセット入力を、図８．４に示す条件に置き換えると、図８．５のようになります。
（青枠部分がセット入力、赤枠部分がリセット入力に相当します。）
今回は、ラダー図開発ツールＬＤ Ｃｖ！でラダー図を作成したため、ＬＤ Ｃｖ！の仕様により、末尾にＥＮＤ命令を付加しています。

図８．５ 1ビット記憶回路

８．４ １ビット記憶回路の動作確認
図８．５の１ビット記憶回路をＬＤ Ｃｖ！上でシミュレーションをおこない、実際に動作を確認してみましょう。
表８．３にしたがってＭ０（ＤＩ）、Ｍ１（ＷＲ）を変化させたとき、Ｍ１００（ＤＯ）が表８．３の通り変化すれば、１ビット記憶回路は正常に動作しています。

表８．３ 1ビット記憶回路の動作確認

Ｍ０（ＤＩ）	Ｍ１（ＷＲ）	Ｍ１００（ＤＯ）	説明
０	０	０	シミュレーション開始
１	０	０	ＤＩ＝１にする（ＷＲ＝０のため、記憶内容は０を保持）
１	１	１	ＷＲ＝１にする（１を書込）
１	０	１	ＷＲ＝０に戻す（ＷＲ＝０のため、記憶内容は１を保持）
０	０	１	ＤＩ＝０にする（ＷＲ＝０のため、記憶内容は１を保持）
０	１	０	ＷＲ＝１にする（０を書込）
０	０	０	ＷＲ＝０に戻す（ＷＲ＝０のため、記憶内容は０を保持）
１	０	０	ＤＩ＝１にする（ＷＲ＝０のため、記憶内容は０を保持）

実際に、ＬＤ Ｃｖ！上でシミュレーションしてみると、表８．３のように動作することがわかります。

次回は、この1ビット記憶回路を使って、１ビット×４アドレスのアドレスデコーダ内蔵のメモリを作ってみることにします。