前回は、自己保持回路を使って「１ビット記憶回路」を作り、実際に動作を確認しました。
今回からは、この「１ビット記憶回路」を４個並べて、１ビット×４アドレスのメモリを構成してゆきます。

なお、ラダー図でメモリを構成するという作業は、現代では実用上の意味はありません。
一種のパズルと思って、読んでください。

９．１ １ビット記憶回路
まず、前回作った「１ビット記憶回路」を、振り返ってみます。
図９．１が「１ビット記憶回路」です。

図９．１ １ビット記憶回路

この回路をブラックボックスとみなし、入出力に着目すると、図９．２のように表せます。

図９．２ １ビット記憶回路の入出力（図８．３の再掲）

この記憶回路は、書込指示（ＷＲ）を１にすることで、その時点のデータ入力（ＤＩ）の値が記憶されます。
書込指示（ＷＲ）が０のときは、読出モードとなるため、データ出力（ＤＯ）には以前記憶された値が出力されます。
この動作を真理値表に表すと、表９．１のようになります。

表９．１ ＤＯの真理値表
（表８．２の再掲）

ＷＲ＼ＤＩ	０	１
０	以前の状態を保持	以前の状態を保持
１	０	１

９．２ １ビット×４アドレスのメモリのブロック図
では、この「１ビット記憶回路」を４個並べて、１ビット×４アドレスのメモリを構成してみます。
図９．３が、１ビット×４アドレスのメモリのブロック図です。

図９．３ １ビット×４アドレスのメモリのブロック図

データ入力をＤＩ、データ出力をＤＯ、書込指示をＷＲとするのは、１ビット記憶回路の場合と同様です。
さらに、４個の「１ビット記憶回路」のどれに対して書込または読出を行なうのかを指定するため、２本のアドレス入力を設けました。
このアドレス入力の下位ビットをＡ０、上位ビットをＡ１とすることにします。

このメモリの動作は、次の通りです。

（１）書込指示（ＷＲ）を１にすると、その時点のアドレス入力（Ａ０、Ａ１）で示す番地のメモリに、データ入力（ＤＩ）の値を書込む。
（２）書込指示（ＷＲ）を０にすると、その時点のアドレス入力（Ａ０、Ａ１）で示す番地のメモリの内容をデータ出力（ＤＯ）に出力する。

この動作を表に表すと、表９．２のようになります。

９．３ アドレスデコーダ
ではまず、図９．３のアドレスデコーダを検討してみます。
図９．３のメモリでは、外部からの書込指示（ＷＲへの１入力）を、４つの「１ビット記憶回路」のうちアドレス指定した１つにのみ与える必要があります。
言い換えると、アドレス指定されていない残りの３つの「１ビット記憶回路」には、データを書き込んではいけません。
この動作を、図９．３中のアドレスデコーダ（緑色の部分）を中心に考えると、次の動きをしなければなりません。

（１）ＷＲが０のとき、Ａ０、Ａ１の値にかかわらず、Ｙ０〜Ｙ３の値は全て０になる。
（２）ＷＲが１のとき、Ａ０、Ａ１の値が表す番号を仮にｎとすると、Ｙｎの値のみ１になり、Ｙｎ以外の値は０になる。

この（１）、（２）の動作をするラダー図を、いきなりラダー図に書くと図９．４のようになります。
なぜ、いきなり書けるのかと聞かれたら「ラダー図は、ロジックが直視できるから」としか説明できないのですが・・・

図９．４ アドレスデコーダのラダー図（２番地のメモリに、書込信号与えているとき）

図９．４では、Ｉ／Ｏ番号を適当に決めました。
横に３つ並んだ接点のうち、左端の入力信号Ｘ（図９．３のＷＲに相当）が１のとき、真中と右端の２つの入力信号Ａ０、Ａ１（図９．３のＡ０、Ａ１に相当）で指定された番地の行のみ導通となりコイルを励磁する、と読んでください。
ロジックが「直視」できるはずです。

次回は、データセレクタのラダー図を組んだあと、１ビット×４アドレスのメモリ全体のラダー図を動作させてみることにします。
理屈の上では、正しく動作するはずなんですが・・・