今回は「ラダー図でメモリをつくる」の最終回です。
次は、いよいよ計算機か？と考えてはみたのですが、なかなか難しいということだけはわかりました。
ということで、次回テーマは、未定です。

１１．１ Ｉ／Ｏ番号を決める
すでに、アドレスデコーダ（黄緑色）と１ビット記憶回路（黄色）とデータセレクタ（水色）の回路は、前回までで設計済みです。
あとは、これらの接続するだけです。

ブロック図上で「接続」することは、ラダー図上では「同じＩ／Ｏ番号を使う」ことに相当します。
接続された線の出力側にコイル、入力側に接点を使います。
ブロック図上で、適当にＩ／Ｏ番号を割り当てたのが図１１．１です。
なるべく、Ｃｈａｐ．８からＣｈａｐ．１０で作成したラダー図がそのまま流用できるように割り当てました。

図１１．１ メモリのブロック図（Ｉ／Ｏ番号を割り当てた）

では、ラダー図開発ツールＬＤ Ｃｖ！で順に書いてゆきます。

まず、アドレスデコーダは、Ｃｈａｐ．９の図９．４をそのまま使います。
次に、１ビット記憶回路は、Ｃｈａｐ．８の図８．５を使えばよいのですが、４回路必要なため、Ｉ／Ｏ番号を変えて４回路書きます。
その次に、データセレクタですが、これもアドレスデコーダと同様、Ｃｈａｐ．１０の図１０．５がそのまま使えます。
最後に、処理系の都合でプログラム末にＥＮＤ命令が必用なため、これを書きます。
これで、おしまいです。
図１１．２〜図１１．４に、これらの回路を示します。
なお、処理系の都合で、各Ｉ／Ｏ番号の頭に記号Ｍが付きます。

図１１．２ メモリのラダー図（１／３）

図１１．３ メモリのラダー図（２／３）

図１１．４ メモリのラダー図（３／３）

１１．２ 動作確認
１ビット×４アドレスのメモリのラダー図が完成したところで、動作確認してみます。
確認は、次の�@〜�Gの手順でおこなってみました。

�@１番地に１を書き込む。
�A２番地に０を書き込む。
�B１番地から読み出し、１であることを確認する。
�C２番地から読み出し、０であることを確認する。
�D１番地に０を書き込む。
�E２番地に１を書き込む。
�F１番地から読み出し、０であることを確認する。
�G２番地から読み出し、１であることを確認する。

もう少し詳しく書くと、表１１．１の通りになります。

ラダー図開発ツールＬＤ Ｃｖ！のシミュレーション機能を使って、この動作を確認しました。

１１．３ まとめ（というか感想・・・）
Ｃｈａｐ．４〜５とＣｈａｐ．８〜１１では、計算機の構成要素ということで、加算器とメモリの設計・実行（ラダー図上でのシミュレーション）をおこなってきました。
ＡＮＤ，ＯＲ，ＮＯＴの論理回路をラダー図に置き換えただけのことですから、理屈の上では、動いて当然です。
ただ、ラダー図で表現できたということは、機械的にリレーに置き換えられることを意味していますので、
リレーで計算機の構成要素を作れたといえると思います。
それにしても、たかか４ビットの容量のメモリで、かなりの手間が、かかったというのが実感です。

参考までに「ラダー図開発ツールＬＤ　Ｃｖ！」上で動作するプログラム（ｐｒｏｇ０２０．ｚｉｐ）をダウンロードできるようにしてあります。
ただ、加算器と違って入力に手間がかかる割には、派手な動作はしませんので、そんなに面白いものではありません。